DIALOG(R)File 352:Derwent WPI

(c) 2001 Derwent Info Ltd. All rts. reserv.

013116893 **Image available**

WPI Acc No: 2000-288764 200025

Related WPI Acc No: 1997-190387; 1997-190388; 1997-233573; 1997-287100;

2000-288763

XRAM Acc No: C00-087460 XRPX Acc No: N00-217868

Thin film transistor manufacturing method, involves forming

polycrystalline silicon film by laser annealing of amorphous silicon

film, over which impurity area is formed after formation of gate

electrode

Patent Assignee: SANYO ELECTRIC CO LTD (SAOL)

Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Week

JP 2000082822 A 20000321 JP 95199980 A 1995080 200025 B

JP 99240191 A 19950804

Priority Applications (No Type Date): JP 95167513 A 19950703

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

JP 2000082822 A 13 H01L-029 786 Div ex application JP 95199980

Abstract (Basic): JP 2000082822 A

NOVELTY - Amorphous silicon film is formed on an insulated substrate (1). Laser annealing of the amorphous silicon film is performed for forming a polycrystalline silicon film (2). Impurity area (6) such as the source drain area is formed on the polycrystalline silicon film. Rapid thermal heating of the impurity area is done by performing rapid thermal annealing process.

DETAILED DESCRIPTION - Metal gate electrode is formed before forming the impurity area. USE - For manufacture of thin film transistor used for pixel driving of active matrix liquid crystal display device.

ADVANTAGE - Raises the productivity of the semiconductor device and the manufacturing cost. Enables to obtain polycrystalline silicon film having an outstanding characteristic within a short time.

DESCRIPTION OF DRAWING(S) - The figure shows the sectional view of the manufacturing process of the thin film transistor. Insulated substrate (1) Polycrystalline siticon film (2) Impurity area (6) pp. 13 DwgNo 16 32

Title Terms: THIN: FILM: TRANSISTOR: MANUFACTURE: METHOD: FORMING:

POLYCRYSTALLINE: SILICON: FILM: LASER: ANNEAL: AMORPHOUS: SILICON:

FILM; IMPURE: AREA; FORMING; AFTER; FORMATION; GATE; ELECTRODE

Derwent Class: L03; U11; U12

International Patent Class (Main): H011-029-786

International Patent Class (Additional): H011-021-20; H011-021-265;

HOH -021 28; HOH -021 336

(19) [[木国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開2000-82822

(P2000-82822A)

(43)公開日 平成12年3月21日(2000.3.21)

(51) Int.Cl.7		識別記号		F 1				テーマコート ゙(参考)
H01L	29/786			H011	29/78		627F	
	21/336				21/20			
	21/20				21/28		3 0 1 D	
	21/265				21/265		602B	
	21/28	3 0 1			2 9/78		6 1 6 L	
			審查請求	有 計		OL	(全 13 頁)	最終質に続く

(21)出願番号

特顧平11-240191

(62)分割の表示

特願平7-199980の分割

(22)出顧日

平成7年8月4日(1995.8.4)

(31)優先権主張番号 特願平7-167513

(32)優先日

平成7年7月3日(1995.7.3)

(33)優先権主張国

日本(JP)

(71)出顧人 000001889

三洋電機株式会社

大阪府守口市京阪本通2丁目5番5号

(72)発明者 平野 貴一

大阪府守口市京阪木通2丁目5番5号 三

洋電機株式会社内

(72)発明者 曽谷 直哉

大阪府守口市京阪本通2丁目5番5号 三

洋電機株式会社内

(74)代理人 100109368

弁理士 稲村 悦男 (外1名)


最終頁に続く

(54) 【発明の名称】 半導体装置の製造方法

(57) 【要約】

【課題】 優れた特性の多結晶シリコン膜を備えた半導 体装置のスループットを向上させること。

【解決手段】 ガラス基板 1 上に非晶質シリコン膜を形 成し、この非品質シリコン膜をレーザーアニールして多 層層シリヨン膜でを形成し、これ多結晶シリコン膜での 上に、ゲート層縁膜3を全してWシロサイド膜15倍含 しまりサイド構造のケート常様子を形成し、前記多結晶 プロアン膜では、 バース しだいてい となる (純物領域) **布形式し、前記不純物領域6をRTA法を用いて急速**器 熱することにより活性化する。



【特許請求の範囲】

【請求項1】 基板上に非品質シリコン膜を形式する第 1301郡出、

この非晶質シリコン膜をレーサーアニールして多緒品シ U 111 膜を終載する第2の工程と、

前記多料品。リコン膜に、ソース。ドレイン領域として の不純野領域を形式さる第3の工程と、

的記字短物的域卷RTA Rapid Therman Armealing 法を明いて企画切解することにより各性化する第4の主 程と、を許ら、

前記第3.01程よりも前に、金属を含むゲート電極を形 成する工程を行うことを特徴とした半導体装置の製造方

【清 以第2】 「基板上に共品質シリコン膜を形成する第 10万円と

この非晶質にリコン膜をレーザーアニールして多情量シ リコ、腹を形成する第2の工程と、

前記多編品とリコン膜に、ソース。ドレイン領域にして の不規約領域を扩成する第3の工程と、

前記す紐整領域を、ランプを製漉として急速加熱するこ とにより活性化する第4の工程と、を含み、

前記第301程よりも前に、金属を含むゲート電極を形 成する。実験を行っことを特徴とした半導体装置の製造方 注。

【空間と計劃な道理】

[0001]

【発明の属する技術分野】本発明は、薄膜トランジスタ (Table Transistor) 等の半導体装置の製造方式に関 すくものである。

[0002]

【元丈さ技術】近年、アクティブマトリクス方式LCD (Logid Crysta - Display)。の画素駆動素子(画素駆動用 1 つい シスタ)として、透明絶縁基板上に呼収された多 **新品。**リコン費を能動層に用いた薄膜トランジスタ(以 ext はらり ガンTトT上いるこの関係が進めてれて

1.00 【2)。 (1) 医解痛医疗口医性肝炎、重星性医疗口炎 漢を信刑履信 中口た薄膜トランジスタに比へ、移動度が 大き、数材能力が高いという利点がある。それたか、多 結晶シリコンTFTを用いれば、高性能な1(Dを実現 できる上に、画素部(表示部)だけでなく周辺駆動回路 ロラ・バ部)までを同一基板上に一体に形成すること

小できた。 evization of the middle な。

【0005】また、非品質シリコン膜を堆積した後にこ れを多端晶化するには、関相威長生は一般的である。こ の割刈成長法は、非品質シリコン糞に熱処理を行うこと により、関体の主まで多端晶化させて多細晶シリコシ膜 を得る方法である。この周相成長法の一個を図31及び 図3日に基づいて説明する。

【0.0.0.6】(現A 百四3 1 祭刊):地域基板(何えば 石英ガラス)61上に、通常。原刊CVD法を用して非 品質シリコン胺を形成し、更仁、窒素(Nº) 雰囲気 中、温度90)0(程度で終処理を行っことにより、主記 非品質: リコン膜を固相成長させて多結晶シリコン膜 6 2を形成する。

【0.0.0.7】 伯記多結箱シリコン膜6.2を頻膜トランジ スクの能動層として用いるために、コットリソグラフィ 技術、RIE法によるドライエッチ。学技術により配記 多結晶シリコ、膜62を所定形状に定っする。

【0008】引起多編品シリコン膜も2の上に、減三い VD法を思いて、ゲート絶縁拠n3としてのシリコン酸 化膜を堆積する。

【0 0 0 9】工程B「国32達戦):面記ゲート絶縁膜 63上に、減圧CVD匹により多結晶シリコン膜を維積 した後、この多點品シリコン設に不通物を往入し、更に 類処則を行って不純物を活得化させる。

【0010】次に、韓圧CVD法により、この多編品シ リコン膜の上にシリコン酸化膜 6 4 を維積した後、フォ トリソグラフィ技術、KI上にはそドライエッチング 技術を用って、自記多緒品シリコン膜及びシリコン酸化 膜の 1を所定性状に置してき。前記多結晶シリコン膜は ゲート電極いことして使用する。

【0.0.1.1】次に、自己整合技術により、ゲート電極6 5及ひシリコン酸化酸6月をマスケとして、多幅品ンリ コン要62に不更物を注入し、ワース・ドレイン 近域6 6を形成する。

【0.0.1.2】このような方生は、周相成長や不純物活性 ん。時にリコハ(東度の病)、動変を使用することから、 · 病型 2011也 2 上等以相互相位,他英国运输中压制。例え 17、召祝基栋。 卷15、九集台17诗, 如肥厚胃26年(新台 ESE 기본 설명 지

【0.0.1 中】しかしながり、前面相燃性の高い実験は高 細であり、比較的反偶なガラス素板を用いた場合には、 基板に舞歪のが生じて好ましくなべ、近年では、低温フ むセスを明した間令が盛んである。

【0.0.1.1】特に、駆動デバイでであるエドドにおいて

1、中国大型繁化发展,在100mm,最后的100mm。 直接協議に維持される方法は、利えば、ビザル医療で Committee of the time

r i samerna dan seletir kendelah beraran beraran beraran beraran beraran beraran beraran beraran beraran berara リコン薄膜を形成する技術が開発されている。

[() () 1 ()]

【発明が病事しようとする課題】レーザーテニールは、 ビーム走きを何度も繰り返して行う必要があるため、結 晶化プロセスに時間がからるという問題があるが、従来 例にあっては、熱源としてレーザービームの多を使用するもいであるので、多料量化プロセスに加え、例えば、 不嫌物類域に特性化にも時間のかかるレーザーアニール を行わなければならず、無プロセス時間が長くなり、平 ドエデバイスおよび工ド工を使用したしてレデバイスの スポープラナー低でする問題がある。

【0017】本発的は、主導体装置の製造方法に関し、 所がも問題中を解決するものである。

[0.015]

【課題を解決するための手後】本施門の第1の局面による手導体装置の製造力法は、基板上に非晶質。リコン膜を形成する第1の工程と、この甲晶質。リコン膜を形成する第2の工程と、前記多幅品をリコン膜に、ソース「キレイン通域上しての不純物通域を形成する第3の工程と、前記イ純物領域をKTA法を用して急速調熱することにより特性化する第4の工程と、を含み、重記第3の工程よりも前に、金属を含むゲート領極を対成する工程を行っことをその要言とする。

【0019】このように、非晶質シリコン膜に結晶化を1一サーアニールを用いて行い、不純物領域の結性化を RTA患を用いて行うことにより、結晶化と活性化とを いすれもレーサーアニール法で行うことに比べて、製造 時間や短行なる。特にこの場合、レーサーアニールによ 上品質の高い多層品とリコン膜で得られ、且でRTAに より不純物領域を知時間で所作化できる。

【000つ】また、約30 三利よりも前に、全属を含む が一下追極を形成することにより、この分属が、RTA の熱を敗収するため、熱を敗収した企属からい放射圏に よっても4種物的域の活性化・動揺される。

【100 11】: 無明の第2の場合による当會体製鋼。展 日方法は、446 上に四論分。11 12 放射が展する第11 、程と、この国籍質と12の投資と一ザーケニール。で 多層量と1 2の接近の成立の第2の工程と、重重多層量 のリコの脱に、ソースとという無域としての不穏物質 概を形式する第3の工程と、自記不純物領域を、ランク を類類として急速加熱することにより特性化する第1の 一程と、を自み、前記第3の工程とも前に、金属を含 が何になる対象を対することにより 全、レーザーアニーりにより品質の高い多倍品シリコン 数が得られ、且つランフを熱源とした途里用熱により不 始物領域を短時間で行出化できる。

【り02日】また、約日の工程よりも的に、金属を含む ゲート領極を形式することにより、この金属が、ラップ の熱を助写するため、極を敗収した金属が、ラップ よっても1種物能域の特性で関係されて

[0024]

【発明の失極の半解】 (第1)失矩形性) は今期を具体化した第10 実施半解を引上与至同1号に収して説明する。

【0026】この本土の態の敗身は、後一群の熱処理やピームや射な上で基板 1 中の不純物がこの本土の製造を通過して上層本払撤しない程度の厚みが必要で、 $1000 \sim 6000$ 八の金に大きに払撤防。効果が良好で、その中でも2000 ~ 6000 八の本も000 ~ 6000 ~ 6000

【0027】また、經紀性薄膜1 a として8: N を用いた場合の漢字としては、1000~5000 A の範囲や 適切で、2000~5000 A にしたときに拡散助正物 果が良好で、その中でも2000~3000 A の場合があったも安している。

【0025】工程と(年12合理) : 前記絶縁性薄膜1 を い上に、非晶質シリコン膜2 を (模型500A) を形成 する。ここ非晶質シリコン膜2 を TFTの能動層とし に用いた場合、この能動層が厚すぎると、多結晶シリコ シTFT : すご宣介が増大し、薄すぎるとオン電流が減 でするたっ。こことさいた品質シリコン膜2 の映写 は、100~800Aに範囲与来切で、50~700 へにした。当に特色の反だ。そこ中でも50~60 し入の場合のもこも適している。

【0029】前記月晶質シリコン翼で4の珍珠方法には 以下のものがある。

【0.030】 1 減圧C V D を用いる方法。減圧C V D 法 できりコン膜を形成するには、モフェラン。 さ E H p スはジンラン。 ち 1 g H p に 5 体介解 を用いる。 モフェラ

The second of the

マCVD法で共晶質シリコン膜を形成するには、ソラズ ・2中でのモノシランまたはジシランの熱分解を用いる。 【0032】実際の 選では、空配1の方法を採用し、 使用サス:モノンラン、温度:350℃を発作で、微質 品を含まないに晶質シリコン膜を形成している。

【0033】 第2 図3参照::前記書品質シリコン 数2点の表面に、数長ミニ218mのKrFエキシマ レーザービームを開催、走会してアニー日要理を行っ、 中晶質シリコン数2点を許細円結晶化して、多結晶シリコン類膜2を形成する。

【 0.0×1 】 こ。明シは、一ザー条件は、アニーリ雰囲気: 1×1.0 「P n 以下、基板温度:電温~n 0.0 C、照射エネルギーを度: $1.0.0 \sim 5.0$ 0 m J -c m²、走 企連度: $1 \sim 1.0$ r.r. -s -c c 一実際には、0 、 $1 \sim 1.0$ 0 0 mm -s -c -c 範囲の速度で走査可能」である。

【0.03.5】前記 は、ザービームとしては、波技え=3.08 n mO N e C 」エキンマレーザーを使用してもよい。この時のレーサー各件は、アニール容師に : 1.8.1 0.1 P \pm 以下、は板 編度 : 6.3 \pm 0 \pm 0 \pm 1 \pm 0 \pm 1 \pm 0 \pm 2 \pm 3 \pm 2 \pm 2 \pm 2 \pm 3 \pm 3 \pm 4 \pm 2 \pm 3 \pm 4 \pm 3 \pm 4 \pm 4 \pm 5 \pm 6 \pm 6 \pm 6 \pm 7 \pm 6 \pm 8 \pm 7 \pm 6 \pm 8 \pm 9 \pm 9 \pm 9 \pm 1 \pm 2 \pm 3 \pm 3 \pm 4 \pm 3 \pm 4 \pm 3 \pm 4 \pm 4 \pm 4 \pm 5 \pm 6 \pm 9 \pm 6 \pm 9 \pm 9 \pm 1 \pm 2 \pm 3 \pm 3 \pm 2 \pm 3 \pm 3 \pm 3 \pm 3 \pm 4 \pm 3 \pm 3 \pm 3 \pm 4 \pm 3 \pm 4 \pm 3 \pm 4 \pm 3 \pm 4 \pm 2 \pm 3 \pm 4 \pm 3 \pm 4 \pm 3 \pm 4 \pm 4 \pm 4 \pm 3 \pm 4 \pm 5 \pm 4 \pm 4 \pm 5 \pm 4 \pm 5 \pm 4 \pm 4 \pm 5 \pm 4 \pm 5 \pm 4 \pm 5 \pm 4 \pm 5 \pm 6 \pm 5 \pm 6 \pm 5 \pm 6 \pm 6 \pm 6 \pm 1 \pm 1

【0.006】また、放長 λ =1.93 mのArFエキシットーザーを使用してもより。この場合のレーザー条件は、アニール雰囲気: 1×1.0^{-1} P γ 以下、基板温度:室温~6.00 C、期間に降ルギー経度: $1.00 \sim 5.00$ mJ cm²、計作速度: $1 \sim 1.0$ mm secである。

【10017】いずれのルーザービースを用いても、照射 エネルギー密度及ご関射回数に比例して、多端晶シリコンの報答は大きくなるので、所望の力きさら対答が得られるように、エスルギー密度を観察すればよい。

【00033】水実施制態では、このエキシマレーザーアニールに、高スルーニットレーザー照射法を用いる。関わ、図29において、101はKェトエキンマレーザー、102はこルレーザー101がドット・ザービームを実施する支配達、102は反射第102からのレーザーニスを開始。かずにできる。場が1に呼車でストーサーに、大統領社グ系である。

【3000分】 このような構成において、病スリーフット レーザー開始伝出は、レーザービー人制御海学系103 によってシート状。150mmと0.5mmにに加しされたレーザービー会を、複数パリスの重ね合わせにより 当社中の方法で、ステージ上看といりスレーザ開射を定 今に対策され、ステージ上看といりスレーザ開射を定 intra;

【0011】そして、市記を帰るリコン映出し上に、 ロードロック式が出てND製鋼を用いた減圧CND法に より、ゲート地域映画して、LTO映 Low Temperatur e Ocide : シリコン機化映画は 膜関1000 A。 を形 がする。

【00月2】 美主 (する管理 主動記ケート地線膜3 の上に、減圧(N)法により非晶質シリコン膜 22 000人にするを維積する。この非晶質シリコン酸する は、その形成的に不純粋 N型ならに素やリン、P型などが10)と同じつできれているが、インドーフ性性で維 積し、その液化不純粋を共力してもよい。

【004年】次に、スケック法を用い、前記非晶質シリコン膜 1 $\pm \alpha$ / 上にタングステンシリサイド(WS $\pm \chi$) 膜 1 $\pm \alpha$ / 上にタングステンシリサイド(WS $\pm \chi$) 膜 1 $\pm \alpha$ / 上の介含ターゲットを使用する。Wシリサ・ド(WS $\pm \chi$ 2 化学量輸的組成はX=2 であるが、今会ターケットに利成はX>2 に設定する。これはX 3 X 5 X 7 X 7 X 8 X 8 X 7 X 9 X 7 X 8 X 9 X 9 X 7 X 9 X 9 X 9 X 9 X 9 X 9 X 9 X 9 X 9 X 9 X 9 X 9 X 9 X 9 X 10 X 10 X 10 X 10 X 10 X 11 X 12 X 13 X 15 X 16 X 16 X 17 X 17 X 18 X 17 X 18 X 19 X 19

【0.0 4 4】そして、第三CVD法により、前記Wシリサイト膜4 bを上にシリコ。酸化膜5 を堆積した色、フォトリソグラフィ接針、RIE法によるドライエ、チング技術を用いて、前記逐網品シリコン膜4 c、Wシリサイド膜4 b 及びシリコン酸1 c は、前記Wシリサイド膜4 b とこもにオリサイト構造のゲート電報4 こして使用する。

【0.0 月五】 和6 中日6答照):自己整合技術により、任一十電極4及びシリコン軟化難5巻でスクとして、多時時少りコン膜21(1年)が巻き入し、アーニードに、1 軍場で参照する

【101年』 類等 戻り等等 土地でから上層超過点 長等。単はよれ、数等にXDをによりまし ことなら減ら無抗し、これと成力性的加工に近れっりず ることにより、身間が一上的極1枚がシリコン酸を験り の利力に対すがメールでをか成する。更に、この世子 ではよってたべシリコン酸を験りをレジストトで選 し、再等性で整合技術により、ようストトルマスケモし で多に基。リコー等のは、100円である。

⁻ Parameter (Parameter) (Par

⁽¹⁾ The South Control of the Cont

ーケランフ106とそれを色む反射鏡107を1組として、これを上下に相対向させることにより構成している。108、108は基板1を搬送するためのローラー、109は全熱用のフリューター、110は原熱後の基板が急激に冷却されてかび引むしないようにするためら補助と一ターである。

【0.050】この時のRTAの条件は、熱照:Xでデークランフ、温度: $7.00 \sim 9.500 = (rt.17 + -2)$ 、雰囲気: N_{2} 、時間: $1 \sim 8.8$ である。RTA生による。無熱は、弱温を用いるが、さわめて無理問で終えることができるいで、基板上が変形する。飛ばない。

【0.051】 向、基板上に対し、急激に毎1 派度を加えることが、配な場合は、RTAを複数回に分けて行ってもよい。即も、各回2 時間は $1 \sim 245 \pm 1$ 、回を重ねる毎に温度を、初回: $4.0.0 \leftarrow 2560$: $7.0.0 \sim 9.5.0$ Cというように段降的に上昇させる。

【0052】前記Xeアーソランソの発熱は、多點品部よりも申請質部でよりサイト部に強く敗収されるため、必要な部分のみを重点的に加熱することが可能になり、(ゲート) 起線の低級抗化され続物の活性化に適している。

【0053】そして、この急速炉熱により、前記フーストレイン値域6の不納物で活性色寸るとともに配記書品質ンリコン膜1 a が多常晶化され、実には、こく多新品シリコン膜1 a とWシリサイド膜4 b とによるポリサイド構造のゲート電報4のシート抵抗が、約20~22 日にまで下がる。

【0051】また、条件化及選をシーたフースートレイン領域ののシート抵抗も、上電で1~1.5kg/口、 り型で1~1.2kg/口上、初港にロセスで可いられる拡散がによる高温熱処理上河等いらのとなる。

【0.05.5】 この工程により、機関トランジスタ(TFFF:Thortime Transistor ATPが変される。

【100.6】 1月1年 「スタンサー」 シストトで大使、 それくストをおけ、 ラスコ版 (東) 展写11000 A 上元。4 V D 法によるシリコン酸化膜 膜写1000 A この積層構造が可収る層間地線膜分を形成する。層間地線膜9を衛用(V D 法によるシリコン酸化膜だけで 形成すると、維精膜原が不均一になって、オーバーハン 遅れ形成され、後に和で使用する A などが除去されず に成りやする 一地縁不良が発生するを関わまる。一方 子母が中華によって、スターで

(1) おおい、一つなどは、人物表で、これられることが発展する場合を表し、これが発展する場合を表し、これが発展する。

して、縁腹関づ的国に安定する。

【0058】ソラでマ酸化漿の維積条件は、維積温度: 390C、RF組力:500W、S : H₁淤量:500 sccm、酸素淤量:1500sccm、圧力:910 rrとし、シリコン酸化漿の維積条件は、維積温度:4 00C、キャリケN₂サス洗量:3000cc上する。 【0059】経りて、常气はおけまり、火素。H₂1 雰囲 行由。温度は500で19時間で数1、原は、火丸フラ

【0060】そこ後、ファトリッグラフィ控化、KIE 法によわトライエッチング控制を可いて、重に層間絶縁 脱りに、正記ソース・ドレナン運域のとコンタクトする コンタクトホール10を形成する。

【00061】工程10 図10学級) : マゲペトロンス ハック法により、T: A - - 1合介 T:の種層構 近からなる配線層を単摘し、フォトロワゲラコネ技術、 RIE法によるトライエッチンで技術を用いて、ソース ・ドレイン電機11として加工する。

【0 0 6 3】 工程 1 2 「初 1 2 季照) : デバース全面 に、S O G (Spin On Glass) 脱 1 3 を 3 回にわたって 塗在し、デバイス表面の理性を4 単化する。

【00004】工程13 下列13多数): 前記下(00股1 つは1万ストの剥離性が悪く、また水分を吸収した中い いで、この保護膜として、(VD法により、100股1 つの上に更にシリコン酸化脱11(シリコンダ化脱でも よい)を効く堆積させる。

【0.0.6.5】 12程1 4 | 图 1 4 多戦) : ファリビッグラフィ接勢、R 1 E 独によるトライエッチン 特に得を用いて、前記シリコン酸化膜 1 2 | テ O G 膜 1 3 | シリコン 散作膜 1 4 に、前記 4 - ス・ドレインを極 1 にかごえこう タフリエー、エ・キー気に、一つ 1 ス・デニに、河 4 年 極 一」では、エの業 1 ・ケスニーを関わらせた

【00円(】、根本。「以下の数等」:最後に、「TO 第1円分別様形列には、「、1TO験」のいまにレ シスト、ケーンを形成したで、まず、具有水素カターII Fir を用いた以上日法により「TO数16をエッチン プレ、シリコン酸を数1 1部縁出しはでくた時点で、ガ でを出まった。(1)。(1)月 林夕、花。まま後後まで よっチ、水を継続する

The same of the second control of the second

トロケス方式LCDにプロック構設区である。

【00069】 画素約20には各走音級。ゲート配線(GI+++Gm, Gr-1+++Gm, E各データ級。日1 アン配線(DI+++Dm, Dm-1+++Dm, E名データ級。日1 アン配線(DI+++Dm, Dm-1+++Dm, E名所のに向素と1 子の側線とはそれぞれ直交し、そか。上面線は、ケー1 アラ・バンとに接続され、ゲート(ロッ 走を信号) 子町 知されるようになっている。また、各下レイン配線は、ドレコンドライバ。データトラ・バー2 名に接続され、データ信号 「ビデオ信号」子町加されるようになっている。これのカドライバ22、13によって周辺駆動回路2 4 半構成されている。

【いっての】そして、各ドライバ2で、23のうちかなくともにずれか一方を回案的20と制一基板上に形成した1.0 Dは、一般にトライバー化型、トライバ内放型)1.0 Dと呼ばれている。尚、ゲートドライバ2でが、画素部20の両端に設けられている場合もある。また、ドレイ、トライバ2では、画素部20の両側に設けられている場合もある。

【0071】この周辺駆動に路24いスイッチング事素子にも企記多糖品シリコンTFT-A。と同等の製造方法で作成した多味品シリコンTFTを用いており、多結品シリコンTFT(A)の作製に並行して、同一基板上に形成される。何、この周辺駆動に路24月の多額品シリコンTFTは、LDD構造ではなど、通常のシングリドレコン構造を採用している(もちゃん、LDD構造でまってもよい)。

【0072】また、この周辺駆動に路24の姿質品シリコンTFTは、CMOト構造に形成することにより、各ドライバ22、23としてので法の紹子化を集用している。

【0073】図18にゲート配線(おとドレイン配約Dn 上の定交部分に設けられている画料21の等価回路を示せ)

【0074】画素を主は、画素機動素子としてのTFT 他に複数とランジイタAと的なし、図面が主LC、相 近常ないのの構成的相差。ケーと判断なればTFTに ケールで接続され、「してン約をかけばTFT」とし テント現続されている。そして、TFTのサーロには、 被論でしたのの表示に概。画素命報)と補助容量、蓄積 容量以は付加容量」のと記録続されている。

【00055】この数据セルLでご補助容量のとにより、名別審積素では構成される。数層セルLで、共通電機、表示電機の反対制の電機、には単正 Vieumが同盟されていました。

TFTに ルースと接続される朝の反対朝の電機は、隣の ゼート都線(デート接続されている場合もある。

【0076】このように構成された典素21において、ケート配線(でを正電)目にしてTトT。ケートに正電圧が即立すると、4FTやオンとなる。すると、ドレインを線100に間かされたデータ信号で、製品と4Lでの静命容量と補助容量(へとが充電される。反びに、ケートを線100を質量)日にてTFTのケートに負電主を印がすると、TFTやオフとなり、その時度でドレイン配線します際されてった発展が、製品と4Lでが上での静電容量と補助容量(8元によって保持される。このように、典素21へ書き込みだいデータ信号をドレイン衝線に存えてゲート監線の電圧を制御することにより、無素21に任意のデータが与を保持させておくことができる。その体着のデータが与を保持させておくことができる。その体表21の保持しているデータが与に定じて液晶セルしての透過率が多分し、画像が表示される。

【0077】ここで、画素21の特件として重要なものに、書き込み特色と概算物性と形ある。書き込み特性に対して要求されるのは、画素部20の仕様から定められた単位時間内に、配与蓄積素子(液晶セリして及び補助体量で)に対して所望のビデオ信号的日を上分に書き込むことができるかどうかどうかという点でまる。また、保持特性に対して要求されるのは、信号蓄積素子に一旦書き込んだビデオ信号電圧を必要な時間だけ保持することができるかどうかという点である。

【0078】補助容量のお厳いられているのは、信う 審積素子の静電容量を増大させて非き込み特性及び保持 特性を向上させるためである。すなわち、液量化り上の は、その構造上、静電容量の増大には裏界がある。そこ で、補助容量ではして液量七月上での静電容量の不 足分を補うわけである。

第2個地應。次に、本金明を具体化した第2の実施 形態を図15~回28に基づいて説明する。但し、第1 実施形態で説明した個所上回等の個所には同じ符号を用 、説明を者略する。また、この第三実所の規は、第1実 を分類、「程1~」程5に対しまれ、程つ異なる。こ、 ここではそ、第2回、本種でもこ

【のの子の】し種子。 図子の巻巻 土基校子子は、W より共子の膜の子名が成立な。

【0.0×0】 口難は 一時に0巻巻(): 前記Wシリサイド戦51を、トランジスタン能動材としての多層構ジリコンと同じパターンに関ロする。

【0.0×1】 [新3] [[210]] (1.1][[4.6][[4.6][[4.6]]] [[4.6]

 ⁽¹⁾ A (1) A (1)

権してテエーリ処理を行い、用品質シリコン模2 a を落 組再相届売して、多相品シリコン複数2 を形成する。

【0.0×1】始、1 ーザービースとして、X o C - 工キップ1 ーザーやA r F エキシブ1 ーザーを使用してもよい。

【 0.0×5 】 12程 6 = 12(2.4 学戦):前記多緒記シリコン膜2 を薄膜トランジスタに動物として 申いるために、フォトリソグラフィ技術、R 1 上法によるドライエッチング技術により前記多緒面シリコン膜2 を所知形状に加口する。

【0.086】そして、前記多額量シリコン膜2つ上に、 ゲート物域膜としての1. T ()膜3を形成する。

【 0 0 8 7 】 工程 7) (対 2 5 参照) :前元ゲート逆縁 膜 3 の上に、非晶質シリコン膜 1 a を維積する。

【0.083】次に、企記注量質シリコン膜するの上にWシリサイド膜すらを形成する。

【0089】そして、前記Wシリサイド腹目もの上にシリコン酸化膜もを増積した後、フォトリフグラシィ接荷、RTE法によるトライエッチング接荷を用いて、前記多結品シリコン膜目 4、Wシリサイド膜目も及びシリコン酸化器 5を形定性状に加工する。前記評品質シリコン膜目 6は、前記Wシリサイト膜目もとこちに中リサイド構造のゲート組織目として使用する。

【0090】 124以 (対26参照) : 前記ゲート絶縁 膜3及びシリコン酸化膜5の上に、第五CVD法により シリコン酸化膜を堆積し、これを異方性空的エッチバッ クすることにより、乱記ゲート電極4及びシリコン酸化 膜5の側方にサイドフォールテを形成する。

【0.091】そして、自己整合技術により、サイドウナールでをマスクとして、多結晶シリロン膜とに、川速電圧180KeV、バーズ量3 $>10^{13}$ emr 2 の条件で、リントピーイオンを不納物として出入し、低製度の不絶物値域6月を形成する。

【0092】 (類9) (9127参照) : 前記セイトウォールで及びシリアン酸化膜で発してストトで関し、再び自己整合は構たより、レジストドをマニケニンでや結構プリコン理など、加速電池: トの4, でど、ドーブは1・10¹⁵で、2万条件で、ドン・P・イエンを不確物としていることでは、現場で、大い 日本 1250 y Doper Drain 構造のプース。ドレインが減らを形成する。

【0 0 9 3】 12型(10) | 図 2 8 参理) こい状態で、第 1 実管形態 上回様に R T A 法によれ急速で終を行う。

【0.09.4】 X o アーケラップ 公然に、多効基的まし

する作的でます。 熱を要収したWシリサイド戦ら1つら い放射終によっても前計多層品シリコン賞は、不管物に 活性在されれる。

【0096】即ち、身とむシリコン戦2年、Xでデータランソによる禁止Wシリサイド戦51か「心力射熱上により、直接及び間接的」が熱することにより、多結晶シリコン族2个体を均ってご報し、活性化がパーツタことなく良好に付われるようにする。

【0 (97】Wシリヤコ土腹も1の大き当は、基本的に、多層晶シリコン膜とと同じの又はそれ以上であればよい。 よい的、面内で、ハターンの大きさに対した価値になるように調整されば、たわ好ましい。

【0098】即ち、集積化生導体デバイスでは、ハターンの譲継が基板上に発生するため、各トランジスタに均等にWシリサイト設立を設けたのでは、場所によって単位面積上りの無敗財産が異なり、均一な熱処理が行えず、また、Wシリサイト脱り1分集中する場所での温度が非常に高くなって基材1が変形する場所がある。

【0099】そこで、下層に配荷した熱敗収穫の単位所 積率しの密度を、その上層に形式されるコケーンに係わ らずほぼ一定となるようにすれば、RTAで管性をする とさの態度か石の偏すを解消することができる。具体的 にドライバー一体型のLCD/1字にでは、トライバ部に 比べて画素部のトランジスタの速度が高いので、トライ バ部のトランシスタに対応するWシリサイト膜51の大 きさを、画素部のそれに別って大きくしてやることで、 基板1全体の態度分布がほぼ均一になる。

【0.1.0.0】 LCD 0.84 にあっては、回路の面積の約 1.02 がWシリサイド戦争 Lとなるように調整することで必ました。

【0 1 0 1】 この日曜により、多端晶シリコンTFT ・TFT:Thir File Transistor (*) A) が形成される。 Zu

【0102】以上の実施用準により製造した多緒品シリコン1トでにあっては、これはス低等では社会ではこと とおこさ、このも、文質、新知品シリコの飲金性中層と となるましている。

【0.1.0.3】本身明者の知顧によれば、日子中名等のM のと記象相論が1.112 T L Tでの移動度でおざる0.0 c m² V・S以上、p チャスリのMOS等 多細晶シリコ 2 T L Tでの移動度とpで4.5.0 cm² V・S以上 上、高い件準の上の2.3 でを実践できることが紹介。

Programme to the first of the second section of the second section is

As a constant of the property of the property

***: 1×10⁷の特性を得ることできる。

【0105】また、移動度や高いすん、1下午の駆動能力が向上するので、T下午のサイズを小さくすることができ、従来庭動府として非品質シリコンを用いたトランジスクのサイズ・W L=34 10万元)に違って、1 3以下のサイズ(W L=8 - 万元)に縮小することでできた。更には、高品質の性動物であるので、トランジスクの下下時のリーク電流もテなく、そこする補助容量の値括も1 3以下に縮小することができる。

【0 1 0 6】 具体的には、サイス2。 1 短で、画素ビッチ: 5 0。 0 11) / m > 1 5 0 0 | V | zm、画素数: 2 3 万 1 ット | 3 2 0 > 3 | R G B | × 2 1 0 > と、仮来集の | でもに比べて 3 倍以上の 母家度画素を存しながらも、 5 5 % といる問題になる 受も比: 1、 5 (位) でものを得ることができ、最難度化を実践できる。

【0 1 0 7】以上の実施所態は以下でよりに変更しても よく、その場合でも同様の作用、初集を得ることができ る。

【0108】 (1)条件にもよるが基板1として、通常 必ガラス板なとも使用可能である。

【0109】 - 2) 工程2や工程紙ではおいて、非品質 シリコン膜を属すCVD法により、何元は、モノシラン ガスを用い、是度580℃で推積させる。これにより、 非品質シリコン製じまは厳結品を含んた膜となる。

【り110】微結晶を含んだ非晶質シリコン膜を固相成 長法により多層晶化することにより、層晶液径が小さく なるぶん移動度は若手低下するが、層晶成長を短時間で 終えることができる。

【0111】 - 3)工程2や工程1において、基品質シリコン膜2点を励圧CVD法、プラスでCVD法によらず、管圧CVD法、光面起CVD法、多着法、EIXE lectron Beam 医音法、MFE(Molect ar Beam Ipitaxy)法、スパック法からなるグループの内立にずわか。この方法によって再成する。

【0112】 1・多結局: リコン既とのチャスま学院 に対当する部分に不運物をトーヒングしてか時間: リコンで上生のしきに介定圧 Viol か同部する。医相互長 なご無知したがと与シリコンで下午におっては、次チャネルトランジ(ケではディーレッション ケコにしまし催 毎月からでトー、Pチャネルトランジスクではエンバンスメント方向にしきに値電圧がシフトする傾向にある。 また、水素化久理を行った場合には、その傾向がより顕著となる。このしまに使用バジンフトを担えるには、チャネリが威にす純物をドーセングまればよっ。 $\chi^{\mathbb{N}}$ の組成をXかけに設定する。

用いてもよい。

【0.1.1-1】 6 い 工程 5 、 二程 1、 二程 (r) に (r)

【0 1 1 6】 (8) 「程9において、プラスマ酸化膜に 代えて、TEO Siletra Ethy, Ortho Silicate 又はTet ra-cthoxy-silane) を生いたフラズマTEO S酸化膜を 用いてもよく、また、シリコン酸化膜に代元で、常圧オ ゾンTEO S酸化膜を明いてもよい。

【0117】プラニマTEのト酸化淡の堆積条件は、堆積温度:390℃、RF計力:500W、TEの下流量:500×ccm、酸素流量:600×ccm、圧力:910×ccm、電井オゾンTEの下酸化膜に堆積条件は、堆積温度:100℃、RF四力:オプン濃度:約5W1%、TEのドキャリアN2カス流量:3000ccとする。

【0118】 (9 上記 (8) の工程の後、フラスマTEOS酸化腺を、アンモニア NHg) ガスを用いてプラズマ処理することにより窒素子オンに晒し、その表面を案化してから常用すゾンTEOS酸化膜を維殖すると、シリコン酸化膜の成長レートがより安定する。この時の線化処理条件は、制度:3600、RF用力:500 W、アンモニア流量:100~500 s c c m、Ng流量:0~100~ c r でまる。 写、ここまで美国において、アンモニアの代わいに家有意用してきょく。

【0 3 1 9】 1 (2 M 3 U サイド腺 5 1 に見えて、お 層品によりは2 膜やを傷品をリコン膜などの。食体姿を 思いる。これらのシリコン膜には不動物がドーツでれて いてもよい。このように、蜂種性膜突は半導体膜を明い ることにより、この熱要収膜に毎用を電加することで、 TFTを、LSTに用いられるMOSトランジスをのよ には1第五元の子スとして動作しませて、しき「便能用を コントローチできるデザケーをデスサビをディスと

また。 主義の政権でして、明命に対した。 関連、日本の政権でして、明命に対した。 関連、明命の関係の関節により、WシロのよりにWシュ

点で属シリサイド、その他、W、Mo、Co、Cr、Ti、Taなどの高融点で属を用いてもよい。更には、使用的度が低い場合には「約450C以下」、AIやAuないいわゆど低融点を属を用いてもよい。

【0.1.0.1.1】Wシリザナド災も今めて、これらの金属膜は、2.89通さなに性質を有しているので、以下の通りの対象を付する。

【0173】 (a) 光、歩札を防止すると共に被量むルに負すからもろうとする不奨な光を進るので、LODデバナスにしてコントライトが高くなる。

【0123】 b TFTに入ることする光を進るので、内によるリーウ電子を減かさせてTFTとしての特性を向上させると共に入によるTFT自身、劣化を防止する

【0 1 2 5 】 1 3)多層量シリコンTFTだけでなる。 地域ケート型上導体素子全般に適用する。また、太陽道地やたセンサなどの先定変換素子、バナポーラトランデスタ、都地誘導程トランシスダド1 T: Static Induction fransistor: な主の多結晶シリコン模を用いるまらける主導体装置に適用する。

[0126]

【推問の時集】本強明にまっては、以下の通りの優れた 効果を外する。

【り127】(11)低温/ロセスが可能で、安価な基板 を使用でき、中導体設備に製造コストを削減できる。

【0.1.2.8】「2)良質な多結晶シリコン薬を短時間で 得ることででき、半摩体装置におけるスルーフットが向 上する

【四面の簡単な説明】

【印1】 4会明を具体化した第1個施形態の製造工程を 説明するための断価目である。

【図2】:食門を具体化した第1実施形態の製造工程を 同能でするための経済にである。

【マ3】:京町を具体化した第1実態形象に関連で程を 説明するための数面にできる。

【同本】・食用を料を作りた第十支給物館の開題し組織 説明するための新節図である。

【国 5】 4 条明を具体化した第 1 実施形態の製造工程を 説明すらたどの断面にできる。

【図6】: 全期を具体化した第十天極地進み製造工程を 説明するための新館図である。

【子》】大概的各位体的,并如于电话中枢,引起一起多。 然后是对他的,更可以而是对 【スイク】 た今明を具体化した第1 実施別権の製造工程 を再期するための断り下である。

【日11】・中期を14代した第1実地形族の製造工程 全の期でもための数が同である。

【日子生】:全理を与けれした第1実施形態の関連工程をご明するケイの概念(である。

【『エロ】・登明を打住心した第1 実施形態の製造工程 をご明するための断的心である。

【三十十】土倉町を与仕化した第1実施形態の製造工程 を立実するための断節同である。

【三15】 た食用を具体化した第十実施多姓の製造工程 会売期するため、)断削にである。

【三16】 1 年間を具体化した第1 実施形態の製造工程 をご明するための断面にである。

【ボエ7】アクティアートロクス方式L (C1)0 %(t)1 ϕ ϕ 横式図でまれ

【7月18】画素、等価円路円である

【日子9】も今頃を具在生した第3次施門進の製造工程 を専門するため、断面にできる。

【三20】十年間を具任化した第2両施形態の要進工程 を高門すどないに新面目である。

【-12.1】 た年間を具在在した第2実施州進口製造工程 を評判するなど、新面口である。

【三22】 も今間を具化をした第2実施圧態の製造工程 をご問するため、断面に立まる。

【ELTS】土食用を具体化した第3回施用態の異進工程 を治則するため、新面口で支充。

【》13日】土金町を具体でした第2実施用艦の製造工程を訪問するため、断面医である

【知25】 1.争用を具体をした第2実施用態の製造工程を認明するなど、断面図である。

【図116】 も今日を具体をした第2集 適形態の製造工程 を計判するなど、断面図である

【国立7】土命門を具体化した第2個地形態の製造工程を許二寸スケッ。所面図である

【341 8】とから各種体とした時間実施が進い機能し程 を誇り世界をしているなった方

【パー9】 ニュン ペー・・ / ニーキ装置の構造的である。


【暑月0】 ドチム芸器の構造可である


【河コ1】へ ・か, の製造、程を説明するための運動図で まる


【宋二日】夏来朝、寒进。郡洛湖南中区五丈、港南汉市 東京


Arriva January 1994

re Rain de la grande de la compa











[[宋28] Α R 6a 6 6b 65 6 6a 2 Λ



[図30]



フロントヘージの続き

54 Int. CL 7 - 織知語母

1: 1

---72-F (参考)

110 11. 29 78

6.1.7X

6276

700 発明者 (山路) 敏文

大阪府守口市京阪本通2丁目5番5号三

洋電機株式会社内。

型 使型者 改本 建软

大阪病学自由京阪本通り工目 5 番 5 号 三

洋電機株式会社内

(72) 豫明者 梁田 清。

大阪程等に西京阪本通り、「日本番本号」「

油脂機械式会石内。